项目描述 ：
Verilog interface for HC-SR04 Ultrasonic Ranging Module

高级语言： Verilog

项目主页：

项目地址: git://github.com/suoglu/HC-SR04.git

创建时间： 2021-01-16T16:18:55Z
项目社区：https://github.com/suoglu/HC-SR04
开源协议：Other
下载