注册
登录
FPGA/ASIC
livehd
返回
项目作者：
masc-ucsc
项目描述 ：
Live Hardware Development (LiveHD), a productive infrastructure for Synthesis and Simulation
高级语言：
Verilog
项目主页：
项目地址:
git://github.com/masc-ucsc/livehd.git
创建时间：
2018-04-23T20:44:49Z
项目社区：
https://github.com/masc-ucsc/livehd
开源协议：
Other
下载
lefapi_1650058692157.pdf
lefapiWN_1650058692355.pdf
defapi_1650058691496.pdf
defapiWN_1650058691784.pdf
LiveHD_IEEE_Micro20_1650058688917.pdf
LiveSim_ISPASS20_1650058689175.pdf
LiveSynth_DAC17_1650058689318.pdf
SMatch_DAC19_1650058689448.pdf
LGraph_WOSET18_1650058688445.pdf
LGraph_WOSET19_1650058688540.pdf
LNAST_WOSET19_1650058688620.pdf
